Dr. Larry Zu, fondateur et PDG de Sarcina Technology, leader du service de conception et de production ASAP (Application Specific Advanced Packaging), a prédit que les récents modèles de Bump Pitch Transformer (BPT) accéléreront l'adoption du Advanced Packaging des circuits intégrés en 2,5D pour répondre à la demande croissante d'innovation en intelligence artificielle. Lors de ses interventions faites au Keysight Theater lors de la 61e conférence Design Automation Conference, il a envisagé que la nouvelle technologie BPT ouvre la voie à de nouvelles opportunités de calcul en intelligence artificielle.
Le Fan-Out Chip-on-Substrate avec pont en silicium (FoCoS-B) est la dernière avancée de BPT, a-t-il indiqué, et elle démocratise l'ère du 2,5D. Cette technologie d'emballage est désormais disponible via des entreprises telles que ASE et SPIL, débloquant ainsi l'innovation entravée par les technologies BPT propriétaires précédentes.
Le FoCoS-B est une technologie de pont en silicium qui remplace les interposeurs TSV en silicium coûteux par des couches de redistribution (RDL) plus rentables. Cette architecture est idéale pour l'intégration de chiplets homogènes et hétérogènes ciblant les dispositifs de calcul haute performance (HPC) pour l'IA, les centres de données, les microprocesseurs et les applications réseau.
L'emballage avancé actuel en 2,5D utilise un substrat pour transposer le pitch microbump d'un CI de 40-50 mm au pitch bump de 130 mm du boîtier. Ces substrats sont très coûteux, en quantité limitée, et complexes à concevoir, ce qui entraîne des défis de temps de livraison et de coût.
La nouvelle technologie FoCoS-B est en réalité une technologie RDL de wafer fan-out qui, en raison de sa maturité, présente intrinsèquement un coût plus faible et un délai de production plus court, permettant ainsi aux concepteurs de systèmes d'optimiser l'IA pour de nouvelles applications à moindre coût.
Sarcina travaille actuellement avec des entreprises sur deux dérivés de Bump Pitch Transformer dans divers domaines d'application. Ses services incluent la conception d'interposeurs BPT, l'insertion de motifs de test O/S, la fabrication et le tri des wafers BPT, ainsi que la conception de substrats de boîtiers, la simulation thermique et de systèmes PI/SI, et la fabrication de substrats. Un engagement complet WIPO (wafer in, package out) couvre également l'assemblage des boîtiers, les tests finaux et les services de production.
L'entreprise a réussi à faire entrer en production plusieurs dispositifs clients en 2,5D au cours des dernières années, y compris un grand dispositif flip chip BGA (ball grid array) haute performance de 47,5 mm x 47,5 mm avec 2 019 points d'entrée. Le système complet comportait un ASIC et deux chiplets HBM (high-bandwidth memory) sur un interposeur en silicium et 12 couches de substrat. Le CI fonctionnait à 320 watts, grâce à 32 lignes de SerDes à 25 gigabits par seconde (Gbps) et 16 lignes d'interface PCIe-4 à 16 Gbps.
Le Fan-Out Chip-on-Substrate avec pont en silicium (FoCoS-B) est la dernière avancée de BPT, a-t-il indiqué, et elle démocratise l'ère du 2,5D. Cette technologie d'emballage est désormais disponible via des entreprises telles que ASE et SPIL, débloquant ainsi l'innovation entravée par les technologies BPT propriétaires précédentes.
Le FoCoS-B est une technologie de pont en silicium qui remplace les interposeurs TSV en silicium coûteux par des couches de redistribution (RDL) plus rentables. Cette architecture est idéale pour l'intégration de chiplets homogènes et hétérogènes ciblant les dispositifs de calcul haute performance (HPC) pour l'IA, les centres de données, les microprocesseurs et les applications réseau.
L'emballage avancé actuel en 2,5D utilise un substrat pour transposer le pitch microbump d'un CI de 40-50 mm au pitch bump de 130 mm du boîtier. Ces substrats sont très coûteux, en quantité limitée, et complexes à concevoir, ce qui entraîne des défis de temps de livraison et de coût.
La nouvelle technologie FoCoS-B est en réalité une technologie RDL de wafer fan-out qui, en raison de sa maturité, présente intrinsèquement un coût plus faible et un délai de production plus court, permettant ainsi aux concepteurs de systèmes d'optimiser l'IA pour de nouvelles applications à moindre coût.
Sarcina travaille actuellement avec des entreprises sur deux dérivés de Bump Pitch Transformer dans divers domaines d'application. Ses services incluent la conception d'interposeurs BPT, l'insertion de motifs de test O/S, la fabrication et le tri des wafers BPT, ainsi que la conception de substrats de boîtiers, la simulation thermique et de systèmes PI/SI, et la fabrication de substrats. Un engagement complet WIPO (wafer in, package out) couvre également l'assemblage des boîtiers, les tests finaux et les services de production.
L'entreprise a réussi à faire entrer en production plusieurs dispositifs clients en 2,5D au cours des dernières années, y compris un grand dispositif flip chip BGA (ball grid array) haute performance de 47,5 mm x 47,5 mm avec 2 019 points d'entrée. Le système complet comportait un ASIC et deux chiplets HBM (high-bandwidth memory) sur un interposeur en silicium et 12 couches de substrat. Le CI fonctionnait à 320 watts, grâce à 32 lignes de SerDes à 25 gigabits par seconde (Gbps) et 16 lignes d'interface PCIe-4 à 16 Gbps.
source : TPU
Partagez :
Posté le 28 Juin 2024 à 08:30 par Aurélien Lagny
